Texas Instruments IC ส่วนประกอบอิเล็กทรอนิกส์ TI TMS320F2812ZAYA

IC ส่วนประกอบอิเล็กทรอนิกส์ Texas Instruments/TI TMS320F2812ZAYA

คุณสมบัติสำหรับ TMS320F2812

• เทคโนโลยีสแตติก CMOS ประสิทธิภาพสูง
  • 150 MHz (รอบเวลา 6.67-ns)
  • การออกแบบพลังงานต่ำ (คอร์ 1.8-V ที่ 135 MHz, คอร์ 1.9-V ที่ 150 MHz, 3.3-VI/O)
• รองรับการสแกนขอบเขต JTAG
  • มาตรฐาน IEEE 1149.1-1990 พอร์ตการเข้าถึงการทดสอบมาตรฐาน IEEE และสถาปัตยกรรมการสแกนขอบเขต
• CPU 32 บิตประสิทธิภาพสูง (TMS320C28x)
  • การทำงานของ MAC 16 × 16 และ 32 × 32
  • 16 × 16 คู่ MAC
  • สถาปัตยกรรมรถบัสฮาร์วาร์ด
  • ปฏิบัติการปรมาณู
  • ตอบสนองและประมวลผลอย่างรวดเร็ว
  • โมเดลการเขียนโปรแกรมหน่วยความจำแบบรวม
  • โปรแกรมเชิงเส้น 4M / การเข้าถึงที่อยู่ข้อมูล
  • รหัสมีประสิทธิภาพ (ใน C/C++ และแอสเซมบลี)
  • รองรับซอร์สโค้ดโปรเซสเซอร์ TMS320F24x/LF240x
• หน่วยความจำบนชิป
  • สูงสุด 128K × 16 แฟลช (สี่ 8K × 16 และหก 16K × 16 ส่วน)
  • 1K × 16 OTP ROM
  • L0 และ L1: 2 บล็อกของ 4K × 16 แต่ละ Single-Access RAM (SARAM)
  • H0: 1 บล็อกของ 8K × 16 SARAM
  • M0 และ M1: 2 บล็อกขนาด 1K × 16 SARAM
• บูตรอม (4K × 16)
  • ด้วยโหมดบูตซอฟต์แวร์
  • ตารางคณิตศาสตร์มาตรฐาน
• อินเทอร์เฟซภายนอก (F2812)
  • หน่วยความจำรวมมากกว่า 1M × 16
  • สถานะการรอที่ตั้งโปรแกรมได้
  • ตั้งโปรแกรมอ่าน/เขียนจังหวะแฟลช
  • ชิปแต่ละตัวเลือกสามตัว
• Endianness: Endian ตัวน้อย
• นาฬิกาและระบบควบคุม
  • ออสซิลเลเตอร์บนชิป
  • โมดูลตัวจับเวลาจ้องจับผิด
• สามอินเตอร์รัปต์ภายนอก
• บล็อก Peripheral Interrupt Expansion (PIE) ที่รองรับการขัดจังหวะอุปกรณ์ต่อพ่วง 45 รายการ
• ตัวจับเวลา CPU 32 บิตสามตัว
• คีย์/ล็อคความปลอดภัย 128 บิต
  • ป้องกันแฟลช/OTP และ L0/L1 SARAM
  • ป้องกันวิศวกรรมย้อนกลับของเฟิร์มแวร์
• อุปกรณ์ต่อพ่วงควบคุมมอเตอร์
  • ผู้จัดการกิจกรรมสองคน (EVA, EVB)
  • เข้ากันได้กับอุปกรณ์ 240xA
• อุปกรณ์ต่อพ่วงพอร์ตอนุกรม
  • อินเทอร์เฟซอุปกรณ์ต่อพ่วงแบบอนุกรม (SPI)
  • อินเทอร์เฟซการสื่อสารแบบอนุกรม (SCIs) สองช่อง), UART . มาตรฐาน
  • Enhanced Controller Area Network (eCAN)
  • พอร์ตอนุกรมบัฟเฟอร์หลายช่องสัญญาณ (McBSP)
• ADC 12 บิต 16 ช่อง
  • มัลติเพล็กเซอร์อินพุต 2 × 8 ช่อง
  • สองตัวอย่างและถือ
  • การแปลงเดี่ยว/พร้อมกัน
  • อัตราการแปลงที่รวดเร็ว: 80 ns/12.5 MSPS
• พิน I/O (GPIO) วัตถุประสงค์ทั่วไปสูงสุด 56 พิน
• คุณสมบัติการจำลองขั้นสูง
  • ฟังก์ชันการวิเคราะห์และเบรกพอยต์
  • ดีบักแบบเรียลไทม์ผ่านฮาร์ดแวร์
• เครื่องมือในการพัฒนา ได้แก่
  • ANSI C/C++ คอมไพเลอร์/แอสเซมเบลอร์/ลิงเกอร์
  • Code Composer Studio™ IDE
  • DSP/BIOS™
  • ตัวควบคุมการสแกน JTAG
    • มาตรฐาน IEEE 1149.1-1990 พอร์ตการเข้าถึงการทดสอบมาตรฐาน IEEE และสถาปัตยกรรมการสแกนขอบเขต
• โหมดพลังงานต่ำและการประหยัดพลังงาน
  • รองรับโหมดว่าง, สแตนด์บาย, หยุด
  • ปิดใช้งานนาฬิกาต่อพ่วงแต่ละตัว
• ตัวเลือกแพ็คเกจ
  • MicroStar BGA™ 179 ลูกพร้อมอินเทอร์เฟซหน่วยความจำภายนอก (GHH, ZHH) (F2812)
  • 176 พิน Low-Profile Quad Flatpack (LQFP) พร้อมอินเทอร์เฟซหน่วยความจำภายนอก (PGF) (F2812)
  • LQFP 128 พิน ไม่มีอินเทอร์เฟซหน่วยความจำภายนอก (PBK) (F2810, F2811)
• ตัวเลือกอุณหภูมิ
  • A: –40°C ถึง 85°C (GHH, ZHH, PGF, PBK)
  • S: –40°C ถึง 125°C (GHH, ZHH, PGF, PBK)
  • ถาม: –40°C ถึง 125°C (PGF, PBK) (คุณสมบัติ AEC-Q100 สำหรับการใช้งานยานยนต์)